1 范圍

      本標準規定了VHDL用于可編程邏輯器件軟件編程安全細則。

      本標準適用于可編程邏輯器件軟件VHDL的編程安全設計、編碼、測試及其使用。ASIC數字電路設計時也可參照使用。

2 規范性引用文件

      下列文件對于本文件的應用是必不可少的。凡是注日期的引用文件，僅注日期的版本適用于本文件。凡是不注日期的引用文件，其最新版本（包括所有的修改單）適用于本文件。

      GB/T 11457-2006 信息技術 軟件工程術語

      GB/T 33781-2017 可編程邏輯器件軟件開發通用要求

3 術語和定義

      GB/T 11457-2006和GB/T 33781-2017界定的術語和定義適用于本文件。

4 縮略語

      下列縮略語適用于本文件。

      FPGA：現場可編程門陣列（Field Programmable Gate Array）

      VHDL：超高速集成電路硬件描述語言（Very-high-speed integrated circuit Hardware Description Language)

5 安全細則

5.1 例化類

5.1.1 端口例化應采取名稱映射的方式，避免位置映射。

      在進行端口例化時，應采取名稱映射的方式，避免位置映射，利于提高程序的可讀性和可維護性。

      示例：

5.1.2 例化時不應輸入端口懸空。

      在進行例化時，輸入端口應有確定的輸入關系，不應懸空。

      示例：

5.1.3 例化時未使用的輸出端口宜采用“openen”說明。

      例化時，如存在不需使用的輸出端口，宜采用“pen”說明。

      示例：

5.1.4 端口例化時不應進行邏輯運算操作。

以上為標準部分內容，如需看標準全文，請到相關授權網站購買標準正版。